Fourniture d'un design kit et IP spécifiques en technologie CMOS FDSOI 14 nm, pour la réalisation de circuits intégrés spécifiques
Le département DACLE du CEA Grenoble souhaite lancer une étude de conception de circuits intégrés spécifiques en technologie CMOS FDSOI 14 nanomètres. Pour permettre la réalisation de cette étude, le CEA souhaite acquérir les éléments ci-dessous:
— l'accès à un «front end design kit» pour la technologie CMOS FDSOI 14 nm et «Flip Chip»,
— des éléments de librairie (standard cells, I/O, bumps, cellules ESD, cellule spare , etc.),
— l'accès à des IP complexes PLL programmables (400 à 1600 MHz) et capteur de température,
— l'accès à des librairies mémoire de type «antifuse», RAM de type SPREG, DPREG pour différentes capacités,
— l'accès à un «sign-off kit» comprenant un environnement de placement-routage et de vérification de type DRC, ANT, LVS, etc.,
— un support technique sur les éléments ci-dessus.
Date limite
Le délai de réception des offres était de 2014-04-25.
L'appel d'offres a été publié le 2014-03-07.
Qui ?
Qu'est-ce que c'est ?
Historique des marchés publics
| Date |
Document |
| 2014-03-07
|
Avis de marché
|