Fourniture d’un design kit et IP spécifiques en technologie CMOS 28 nm LP, pour la réalisation de circuits intégrés spécifiques
Le département DACLE du CEA Grenoble souhaite lancer une étude de conception de circuits intégrés spécifiques en technologie CMOS 28 nanomètres LP (Low Power). Pour permettre la réalisation de cette étude, le CEA souhaite acquérir les éléments ci-dessous:
— l’accès à un "front end design kit" pour la technologie CMOS 28 nm LP et "Flip Chip",
— des éléments de librairie (portes logiques, librairies I/O etc.),
— l’accès à des IP complexes tels que Serdes (6 Gbits/s min), PLL programmables (400 à 800 MHz) etc.,
— l’accès à des librairies mémoire de types "antifuse", RAM de type SPREG, DPREG pour différentes capacités,
— l’accès à un "sign-off kit" comprenant un environnement de vérification de type DRC, ANT, LVS, etc.,
— un support technique sur les éléments ci-dessus.
Date limite
Le délai de réception des offres était de 2011-11-10.
L'appel d'offres a été publié le 2011-09-30.
Qui ?
Qu'est-ce que c'est ?
Historique des marchés publics
| Date |
Document |
| 2011-09-30
|
Avis de marché
|